本研究は，自己組織化マップ（Self-Organizing Maps: SOM）の拡張である高階自己組織化マップ（SOMⁿ）のハードウェア化を目的とする．SOMⁿは，知的エージェントの知能や，多様な環境下で用いる知的携帯デバイス等の基盤的アルゴリズムとして期待されている．SOMⁿは大規模なマルチシステム学習を可能にするメタ学習アルゴリズムであるが，自律ロボットなどの実課題へ応用するには，小型化・省電力化が重要な課題となる．SOMⁿはSOMが多数集まったきわめて大規模なニューラルネットワークであるため，ハードウェア化に際しては，論理素子数，メモリ容量，計算速度の３点で困難が予期される．本研究では２階のSOM，すなわちSOM²のアルゴリズムをハードウェア用に修正した上で，FPGAに実装を行った．今回の実装では，論理素子数の制約で小規模なネットワーク規模に留まったものの，計算速度の面では十分な速さが得られた．またネットワーク規模の問題は，並列計算の度合いを下げるか，もしくは最新型のFPGAを用いることで解決が可能であることもわかった．したがって知的エージェント等への高階SOM実用化の道筋が本研究により開けた．